(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-68624 (P2001-68624A)

(43)公開日 平成13年3月16日(2001.3.16)


(51) Int.Cl.7		識別記号	FΙ			テーマコード(参考)		
H01L	25/10		H01L 25/14		Z			
	25/11			25/08	2	Z		
	25/18							
	25/065							
	25/07							
			審査請求	R 未請求 請	求項の数10	OL	(全 9 頁)	
(21)出願番号		特願平11-239033	(71)出願人	000003078				
				株式会社東	芝			
(22)出顧日		平成11年8月26日(1999.8.26)		神奈川県川	神奈川県川崎市幸区堀川町72番地 000000158 イビデン株式会社			
			(71)出願人	000000158				
				イビデン株				
				妓阜県大垣市神田町2丁目1番地				
			(72)発明者	井本 孝志				
				神奈川県川	神奈川県川崎市幸区小向東芝町1番地 株			
				式会社東芝	マイクロエレ	/クトロ	ニクスセン	
				ター内				
			(74)代理人	100097629	100097629			
				弁理士 竹	村 壽			


(54) 【発明の名称】 半導体装置及び半導体装置の製造方法

(57) 【要約】

【課題】 薄く密閉性、弾力性に優れ、製造工程が簡略 で容易に形成することが可能な積層型パッケージを用い た半導体装置及びその製造方法を提供する。

【解決手段】 半導体装置は、接続電極がランド17の下に形成された複数のピア及びこの接続電極に電気的に接続された配線8を備えた複数の配線基板30と、前記配線基板に搭載され前記配線と電気的に接続された半導体素子5と、前記半導体素子を搭載したときにこの半導体素子が収容される半導体素子容積より大きいチップキャピティ部12を有し、且つ複数のピアに埋め込まれランド3の下に形成された接続電極を備えた複数の導電ピア絶縁基板20とを備えている。半導体素子の厚さは、略30~200 μ mである。海い積層型パッケージを有する半導体装置を得ることができる。半導体装置を曲げることにより半導体素子が少し伸びてもチップキャピティ部との間の空間が半導体素子の伸びを吸収する。





40

【特許請求の範囲】

【請求項1】 それぞれ接続電極が形成された複数のビ ア及びこの接続電極に電気的に接続された配線を備えた 複数の配線基板と、

前記配線基板に搭載され、前記配線と電気的に接続され た半導体素子と、

前記半導体素子を搭載したときにこの半導体素子が収容 される半導体素子容積より大きいチップキャビティ部を 有し、複数のピアに埋め込み形成された接続電極を備え た複数の導電ビア絶縁基板とを具備し、

前記導電ピア絶縁基板の1つと前記配線基板の1つと は、前記配線基板に前記導電ビア絶縁基板の前記接続配 線とこの配線基板の前記接続電極とが電気的に接続され るように積層されて積層体を構成し、前記配線基板に搭 載された前記半導体素子が前記チップキャピティ部に完 全に収容された状態でこの積層体は複数個積層され一体 化されてなることを特徴とする半導体装置。

【請求項2】 それぞれ接続電極が形成された複数のビ ア及びこの接続電極に電気的に接続された配線を備えた 複数の配線基板と、

前記配線基板に搭載され、前記配線と電気的に接続され た半導体素子と、

前記半導体素子を搭載したときにこの半導体素子が収容 される半導体素子容積より大きいチップキャピティ部を 有し、複数のピアに埋め込み形成された接続電極を備え た複数の導電ピア絶縁基板と、

前記配線基板と導電ビア絶縁基板とを積層したときに最 上層の導電ビア絶縁基板の上に積層され、複数のビアに 埋め込み形成された接続電極を備えた上層の導電ビア絶 縁基板とを具備し、

前記導電ビア絶縁基板の1つと前記配線基板の1つと は、前記配線基板に前記導電ビア絶縁基板の前記接続配 線とこの配線基板の前記接続電極とが電気的に接続され るように積層されて積層体を構成し、前記配線基板に搭 載された前記半導体素子が前記チップキャビティ部に完 全に収容された状態でこの積層体は、複数個積層され一 体化されてなることを特徴とする半導体装置。

【請求項3】 前記半導体素子は、その厚さが略30万 至200μmであることを特徴とする請求項1又は請求 項2に記載の半導体装置。

【請求項4】 前記積層された複数の積層体が積層さ れ、複数のピアに埋め込み形成された接続電極を備えた 下層の導電ビア絶縁基板を具備し、前記下層の導電ビア 絶縁基板第1の面には前記積層体の最下層の配線基板が 接触され、前記最下層の配線基板の前記接続電極と前記 下層の導電ピア絶縁基板の前記接続電極とが電気的に接 続され、前記下層の第2面には前記ピアに形成された接 統電極と配線を介して電気的に接続された複数の外部端 子が形成されていることを特徴とする請求項1乃至請求 項3のいずれかに記載の半導体装置。

前記導電ビア絶縁基板の前記チップキャ 【請求項5】 ピティ部とこのチップキャピティ部に収納されている前 記半導体素子との間には応力を吸収する空間が形成され ていることを特徴とする請求項1乃至請求項4のいずれ かに記載の半導体装置。

【請求項6】 前記空間には軟性接着剤が充填されてい ることを特徴とする請求項4に記載の半導体装置。

【請求項7】 それぞれ接続電極が形成された複数のビ ア及びこの接続電極に電気的に接続された配線を備えた 10 配線基板を複数個形成する工程と、

前記配線基板に前記配線とは電気的に接続された半導体 素子を搭載させる工程と、

前記半導体素子を搭載したときに、この半導体素子が収 容される半導体素子容積より大きいチップキャビティ部 を有し、且つ複数のピアに埋め込み形成された接続電極 を備え裏面に接着剤層を形成した導電ピア絶縁基板を複 数個形成する工程と、

前記導電ビア絶縁基板の1つと前記配線基板の1つと は、前記配線基板に前記導電ビア絶縁基板の前記接続配 線とこの配線基板の前記接続電極とが電気的に接続され るように積層され、前記接着剤によりこれらを接着して 積層体を構成し、前記配線基板に搭載された前記半導体 素子が前記チップキャビティ部に完全に収容された状態 でこの積層体を複数個積層させ、これらを一体化する工 程とを具備したことを特徴とする半導体装置の製造方 法。

主面に形成された配線を備えた配線基板 【請求項8】 を複数個形成する工程と、

前記配線を備えた配線基板に前記配線と電気的に接続さ 30 れた半導体素子を搭載させる工程と、

前記半導体素子を搭載したときにこの半導体素子が収容 される半導体素子容積より大きいチップキャピティ部を 有し、裏面に接着剤層を形成した導電ピア絶縁基板を複 数個形成する工程と、

前記複数の導電ピア絶縁基板と前記複数の配線基板とを 交互に積層させ、前記接着剤によりこれらを接着して積 層体を構成し、前記配線基板に搭載された前記半導体素 子が前記チップキャビティ部に完全に収容された状態で この積層体を複数個積層させ、これらを一体化する工程 ٤,

前記複数の積層体を積層させた状態でこれらを貫通する ピアを形成し、このピアに接続電極を形成する工程とを 具備したことを特徴とする半導体装置の製造方法。

前記配線基板には複数の前記半導体素子 【請求項9】 を搭載させ、前記導電ビア絶縁基板には複数の前記チッ プキャピティ部を形成し、これらの前記配線基板と前記 導電ビア絶縁基板とを積層して形成した前記積層体を複 数個積層して一体化する前記一体化工程の後に前記一体 化された積層体を積層方向に切断する工程を具備したこ

とを特徴とする請求項7又は請求項8に記載の半導体装

l

置の製造方法。

【請求項10】 前記半導体素子は、その厚さが略30 乃至200μmであることを特徴とする請求項7乃至請 求項9のいずれかに記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、複数の半導体素子 を積層する積層型パッケージを使用した半導体装置及び その製造方法に関するものである。

[0002]

【従来の技術】半導体装置は、高密度実装化を目的とし て半導体素子を積層して用いることが多くなっている。 従来用いられている積層パッケージは、例えば、特開平 9-219490号公報、特開平10-135267号 公報、特開平10-163414号公報に記載されてい る。これらの従来のパッケージではTSOP(Thin Smal l Outline Package), TCP (Tape Carrier Package), BAG(Ball Grid Array) などのパッケージを組み立て 完成させた後、各パッケージに予め設けた外部端子を個 別に積み重ねることにより、各々を積層し、さらに電気 20 的接続を行っている。すなわち従来の積層型パッケージ は、各パッケージの組み立て工程に加え、各パッケージ 毎の積層加工工程が加わる。したがって、工程数が積層 個数分増加するシーケンシャル工法になり、この工法に よる加工コストの増加、また個別に積層するスペーサな どの部材を用いることによるコストの増加が大きな問題 となっている。

[0003]

【発明が解決しようとする課題】また、上記の問題に加 えて、別体のパッケージを積み重ねることことによりパ 30 ッケージ毎に接着及び積層界面が生じる、もしくは積層 したパッケージの機械的強度は、電気的接続部のみであ り、加えて、例えば、特開平10-163414号公 報、特開平10-135267号公報などに記載されて いる従来例では半導体素子がフロート構造であるので機 械的強度の確保が困難であり、十分な信頼性を確保する ことができないという問題がある。さらに、今後高密度 化と共に薄型化が進んでICカードや携帯電話などの用 途拡大が進む半導体装置の開発に向けて厚さが30乃至 200μm程度の薄型の半導体チップに適した薄い積層 40 型パッケージを形成するには前述した従来の方法で形成 することは困難であり、また、ICカードのように弾力 性のある媒体に用いるには弾力性に乏しく適用性に問題 があった。本発明は、このような事情によりなされたも のであり、薄く密閉性、弾力性にすぐれ、製造工程が複 雑でなく容易に形成することが可能な積層型パッケージ を用いた半導体装置及びその製造方法を提供する。

[0004]

【課題を解決するための手段】本発明の半導体装置は、 それぞれ接続電極が形成された複数のピア及びこの接続 50

電極に電気的に接続された配線を備えた複数の配線基板 と、前記配線基板に搭載され前記配線と電気的に接続さ れた半導体素子と、前記半導体素子を搭載したときにこ の半導体素子が収容される半導体素子容積より大きいチ ップキャビティ部を有し、且つ複数のピアに埋め込み形 成された接続電極を備えた複数の導電ピア絶縁基板とを 具備し、前記導電ビア絶縁基板の1つと前記配線基板の 1つとは前記配線基板に前記導電ビア絶縁基板の前記接 続配線とこの配線基板の前記接続電極とが電気的に接続 10 されるように積層されて積層体を構成し前記配線基板に 搭載された前記半導体素子が前記チップキャビティ部に 完全に収容された状態でこの積層体は複数個積層され一

体化されてなることを第1の特徴としている。

【0005】また、本発明の半導体装置は、それぞれ接 続電極が形成された複数のピア及びこの接続電極に電気 的に接続された配線を備えた複数の配線基板と、前記配 線基板に搭載され前記配線と電気的に接続された半導体 素子と、前記半導体素子を搭載したときにこの半導体素 子が収容される半導体素子容積より大きいチップキャビ ティ部を有し、複数のピアに埋め込み形成された接続電 極を備えた複数の導電ビア絶縁基板と、前記配線基板と 導電ビア絶縁基板とを積層したときに最上層の導電ビア 絶縁基板の上に積層され、複数のピアに埋め込み形成さ れた接続電極を備えた上層の導電ビア絶縁基板とを具備 し、前記導電ビア絶縁基板の1つと前記配線基板の1つ とは、前記配線基板に前記導電ビア絶縁基板の前記接続 配線とこの配線基板の前記接続電極とが電気的に接続さ れるように積層されて積層体を構成し、前記配線基板に 搭載された前記半導体素子が前記チップキャビティ部に 完全に収容された状態でこの積層体は、複数個積層され 一体化されてなることを第2の特徴としている。前記半 導体素子の厚さは、略30~200μmであっても良 41

【0006】前記積層された複数の積層体が積層され、 複数のピアに埋め込み形成された接続電極を備えた下層 の導電ビア絶縁基板を具備し、前記下層の導電ビア絶縁 基板第1の面には前記積層体の再下層の配線基板が接触 され、前記再下層の配線基板の前記接続電極と前記下層 の導電ビア絶縁基板の前記接続電極とが電気的に接続さ れ、前記下層の第2面には前記ピアに形成された接続電 極と配線を介して電気的に接続された複数の外部端子が 形成されているようにしても良い。前記導電ビア絶縁基 板の前記チップキャビティ部とこのチップキャビティ部 に収納されている前記半導体素子との間には応力を吸収 する空間が形成されているようにしても良い。前記空間 には軟性接着剤が充填されているようにしても良い。

【0007】以上のような構成により、薄い積層型パッ ケージを有する半導体装置を得ることができる。また、 積層型パッケージは、その上下を導電ピア絶縁基板によ り挟まれているので、半導体素子に対する密閉性が高く

なっている。また、導電ビア絶縁基板に形成されている チップキャビティ部には半導体素子が収容されている が、チップキャビティ部の厚さ及び面積は半導体素子よ り小さいのでこの中に半導体素子が収容されても半導体 素子とチップキャビティ部の内壁との間には空間が形成 されている。例えば、この半導体装置を曲げることによ り半導体素子が少し伸びてもチップキャビティ部との間 には空間があり、この空間が半導体素子の伸びを吸収す ることができる。したがって、半導体装置に外力が加わ っても発生する応力を吸収することが可能になる。さら に、この空間には導電ビア絶縁基板と配線基板とを接合 する接着材が充填されることになるが、とくにシリコン 樹脂などの軟性の接着材を用いると、応力の吸収が可能 になるとともに密封性が向上して半導体装置の耐湿性が 向上する。

【0008】本発明の半導体装置の製造方法は、それぞ れ接続電極が形成された複数のピア及びこの接続電極に 電気的に接続された配線を備えた配線基板を複数個形成 する工程と、前記配線基板に前記配線と電気的に接続さ れた半導体素子を搭載させる工程と、前記半導体素子を 搭載したときにこの半導体素子が収容される半導体素子 容積より大きいチップキャピティ部を有し、複数のビア に埋め込み形成された接続電極を備え、裏面に接着剤層 を形成した導電ビア絶縁基板を複数個形成する工程とを 具備し、前記導電ビア絶縁基板の1つと前記配線基板の 1つとは、前記配線基板に前記導電ビア絶縁基板の前記 接続配線とこの配線基板の前記接続電極とが電気的に接 続されるように積層され、前記接着剤によりこれらを接 着して積層体を構成し、前記配線基板に搭載された前記 半導体素子が前記チップキャピティ部に完全に収容され 30 た状態でこの積層体を複数個積層させ、これらを一体化 する工程とを具備したことを第1の特徴としている。

【0009】また、本発明の半導体装置の製造方法は、 主面に形成された配線を備えた配線基板を複数個形成す る工程と、前記配線基板に前記配線と電気的に接続され た半導体素子を搭載させる工程と、前記半導体素子を搭 載したときにこの半導体素子が収容される半導体素子容 積より大きいチップキャビティ部を有し、裏面に接着剤 層を形成した導電ピア絶縁基板を複数個形成する工程 と、前記複数の導電ビア絶縁基板と前記複数の配線基板 とを交互に積層させ、前記接着剤によりこれらを接着し て積層体を構成し前記配線基板に搭載された前記半導体 素子が前記チップキャビティ部に完全に収容された状態 でこの積層体を複数個積層させ、これらを一体化する工 程と、前記複数の積層体を積層させた状態でこれら貫通 するピアを形成し、このピアに接続電極を形成する工程 とを具備したことを第2の特徴としている。前記配線基 板には複数の前記半導体素子を搭載させ、前記導電ビア 絶縁基板には複数の前記チップキャピティ部を形成し、

して形成した前記積層体を複数個積層して一体化する前 記一体化工程の後に前記一体化された積層体を積層方向 に切断する工程をさらに具備するようにしても良い。半 導体素子層とこれを支持する配線基板及び導電ピア絶縁 基板とを一括して積層し、切断することにより、従来の パッケージを積層する技術より少ない工程数で製造する ことが可能になる。

[0010]

【発明の実施の形態】以下、図面を参照して発明の実施 の形態を説明する。まず、図1を参照して第1の実施例 である積層型パッケージを用いた半導体装置を説明す る。図1 (a) は、積層型パッケージを用いた半導体装 置の斜視図、図1(b)は、積層型パッケージの下層の 導電ピア積層板の外部端子を示す斜視図である。この実 施例は4つの半導体素子を積層した例であるが、本発明 では積層する半導体素子の数は4個に限定されない。2 個以上の必要とする個数を積層させることができる。パ ッケージは、半導体素子5を収容する導電ビア積層板2 0、半導体素子5を搭載させる配線基板30、パッケー ジを密封する上層の導電ピア積層板20a及び外部端子 10を有する下層の導電ビア積層板20bから構成され ている。すなわち、パッケージは、上層及び下層の導電 ピア積層板20a、20bの間に導電ピア積層板20と 配線基板30との積層体が複数層積層され、加熱加圧さ れて一体に構成されている(図5参照)。

【0011】半導体素子を搭載する配線基板30は、厚 さ40μm程度の銅箔付きポリイミド基板もしくはプリ ント積層板などの絶縁板6を用いる。絶縁板6にはビア に接続電極7 (図4 (b) 参照) が埋め込まれている。 絶縁板6上の銅箔は、接続電極7上のランド17とその 他の領域に形成され、半導体素子5と電気的に接続され た配線8とを有する形状にパターニングされている。半 導体素子5の厚さ(シリコンチップの厚さ)は、約30 $\sim 200 \mu$ mであり、好ましくは約50~150 μ mで ある。導線ビア積層板20は、厚さ75μm程度の銅箔 付きポリイミド基板もしくはプリント積層板などの絶縁 板1を用いる。絶縁板1にはピアに接続電極2 (図4 (a) 参照) が埋め込まれている。絶縁板1上の銅箔 は、接続電極2上のランド3とその他の領域に形成され た配線16とを有する形状にパターニングされている。 絶縁基板1の中央部分には半導体素子を収容する開口部 (チップキャピティ部)12が形成されている。

る。また、下層の導電ピア積層板20bは、配線とラン ドとを有し、裏面には外部端子10が形成されている。 【0013】この実施例の半導体装置は、以上のような 構成により、薄い積層型パッケージを有する半導体装置 を得ることができる。また、積層の上下を導電ピア積層 板により挟まれているので、半導体素子に対する密閉性 が高くなっている。また、導電ビア積層板に形成されて いるチップキャピティ部には半導体素子が収容されてい るが、チップキャビティ部の厚さ及び面積は半導体素子 より小さいのでこの中に半導体素子が収容されても半導 体素子とチップキャビティ部の内壁との間には空間が形 成されている。例えば、この半導体装置を曲げることに より半導体素子が少し伸びてもチップキャピティ部との 間には空間があり、この空間が半導体素子の伸びを吸収 することができる。したがって、半導体装置に外力が加 わっても発生する応力を吸収することが可能になる。さ らに、この空間に積層された導電ビア積層板と配線基板 とを接合するエラストマーなどの軟性の接着材が充填さ れることになるが、とくにシリコン樹脂などの軟性の接 着材を用いると、応力の吸収が可能になるとともに密封 20 性が向上して半導体装置の耐湿性が向上する。

【0014】次に、図2乃至図5を参照して第2の実施例を説明する。図2乃至図5は、図1に示される半導体装置の部分断面図及びこの半導体装置の製造工程断面図であり、複数の半導体素子が積層された半導体装置の製造方法を説明する製造工程断面図である。この半導体装置は、半導体素子5を搭載する複数の配線基板30と、配線基板30に搭載された半導体素子5を収容する空間を有する開口部12を備えた複数の導電ビア積層板20とを具備し、これら導電ビア積層板20と配線基板30とを交互に積層することにより、半導体素子の積層構造を実現している。

【0015】導電ビア積層板20には銅箔付きポリイミ ド基板もしくはプリント積層板などの絶縁板1を用い る。まず、プリント積層板などの絶縁板1上のピア及び 配線が形成される部分の銅箔プリント積層板などの絶縁 板1は、YAGレーザ、炭酸ガスレーザなどを用いて複 数のピア13を形成する。この後、ピア及び配線部分の **銅箔15にマスク14を施して、これをエッチングし、** 配線パターン16及びランド3を形成する。そして、ピ 40 ア13には銀又は銅フィラー入りの導電性樹脂ペースト をスクリーン印刷することにより接続電極2を埋め込 む。接続電極2の形成方法には、ピア内壁に銅メッキも しくは金メッキを施してからピア内に導電性材料を埋め 込む方法も可能である。プリント積層板などの絶縁板1 の裏面には、エポキシ樹脂などの熱硬化型接着材 4 が塗 布されている。プリント積層板などの絶縁板1の半導体 **案子が収容される領域は、打ち抜かれ、チップキャピテ** ィ部12として用いられる(図2)。

【0016】半導体案子5を搭載する配線基板30に

は、銅箔付きポリイミド基板もしくはプリント積層板な どの絶縁板6を用いる。絶縁板6上のピア及び配線が形 成される部分の銅箔プリント積層板からなる絶縁板6 は、YAGレーザ、炭酸ガスレーザなどを用いて複数の ピアを形成する。この後、ピア及び配線部分の銅箔にマ スクを施して、これをエッチングし、配線パターン8及 びランド17を形成する。そして、ピアには銀又は銅フ ィラー入りの導電性樹脂ペーストをスクリーン印刷する ことにより接続電極7を埋め込む。接続電極7の形成方 法には、ビア内壁に銅メッキもしくは金メッキを施して からピア内に導電性材料を埋め込む方法も可能である。 この配線基板30にフリップチップ工法などにより半導 体素子(チップ)5をダイボンドして搭載させる。半導 体素子5を配線基板30に搭載するには、はんだポール などの接続端子11を配線パターン8に接続してなる。 接続端子11は、アンダーフィル樹脂9により被覆保護 する(図3)。そして、この配線基板30に導電ピア積 層板20を位置合せを行って半導体素子5がチップキャ ビティ部12に配置されるように積層させる(図4)。 続いて、位置合せを行ってから積層体を真空プレスなど 加熱圧縮機により接着材4の硬化温度でプレスする。最 後に各パッケージ外形に沿ってプレード、ルータなどで 切断して積層パッケージを形成する(図5)。

【0017】この実施例では導電ビア積層板20に複数のチップキャビティ部を形成し、配線基板30に複数の半導体素子を搭載させ、これらを交互に積層させて複数の半導体素子積層体を形成し、最終的に各半導体素子積層体毎にプレードして積層パッケージ形成の効率化を計っている。この実施例においては、図5に示されるように、半導体素子5は、例えば、4個積層されて積層体が構成される。この積層体の上下にはチップキャビティが部が形成されていない導電ビア積層板20a、20bに挟まれて半導体素子5が密閉されるようになっている。下層の導電ビア積層板20bには適宜な形状の外部端子が形成されている。半導体素子層とこれを支持する配線基板及び導電ビア絶縁基板とを一括して積層し、切断することにより、従来のパッケージを積層する技術より少ない工程数で製造することが可能になる。

【0018】次に、図6及び図7を参照して第3の実施例を説明する。図6及び図7は、複数の半導体素子が積層された半導体装置の製造方法を説明する製造工程断面図である。この半導体装置は、半導体素子25を搭載する複数の配線基板50と、配線基板50に搭載された半導体素子25を収容する空間を有する開口部32を備えた複数の導電ピア積層板40とを具備し、これら導電ピア積層板40と配線基板50とを交互に積層することにより、半導体素子の積層構造を実現している。導電ピア積層板40には銅薄層付きポリイミド基板もしくはプリント積層板2にの絶縁板21を用いる。まず、プリント積層板1上のピア及び配線が形成される部分の銅箔プリ

ント積層板 1 は、ピア及び配線部分の銅箔にマスクを施して、これをエッチングし、ランド 2 3 を形成する。プリント積層板 1 の裏面には、エポキシ樹脂などの熱硬化型接着材 2 4 が塗布されている。プリント積層板 2 1 の半導体素子が収容される領域は、打ち抜かれ、チップキャピティ部 3 2 として用いられる。この実施例では 2 つのチップキャピティ部を有している。本発明においては、製造工程の効率化を計るために 2 つ以上のチップキャピティ部を導電ビア積層板に設けておくことが有利である。

【0019】半導体素子25を搭載する配線基板30に は、銅薄層付きポリイミド基板もしくはプリント積層板 などの絶縁板26を用いる。プリント積層板26のピア 及び配線部分の銅箔にマスクを施して、これをエッチン グレ、配線パターン28及びランド37を形成する。こ の配線基板50にフリップチップ工法などにより半導体 素子 (チップ) 25をダイボンドして搭載させる。この 実施例では配線基板50に2つの半導体素子25を搭載 している。そして、この配線基板50に導電ビア積層板 40を位置合せを行って半導体素子25がチップキャピ 20 ティ部32に配置されるように積層させる。続いて、位 置合せを行ってから積層体を真空プレスなど加熱圧縮機 により接着材24の硬化温度でプレスする。接着材24 を硬化させてからピアを形成するランド23、37に口 径0.25mmから0.4mm程度のドリルを用いてこ れらランドを貫通するスルーホール33を形成する。そ の後スルーホール33の内部及びランド上に銅、金など の電気メッキを施し、接続電極31を形成する。最後に 各パッケージ外形に沿ってブレード、ルータなどで切断 して積層パッケージを形成する。

【0020】この実施例では導電ビア積層板40に複数のチップキャビティ部を形成し、配線基板50に複数の半導体素子を搭載させ、これらを交互に積層させて複数の半導体素子積層体を形成し、最終的に各半導体素子積層体毎にブレードして積層パッケージ形成の効率化を計っている。この実施例においては半導体素子25は、例えば、4個積層されて積層体が構成される。この積層体の上下にはチップキャビティ部が形成されていない導電ビア積層板40a、40bに挟まれて半導体素子25が密閉されるようになっている。下層の導電ビア積層板4400bには裏面に適宜の形状の外部端子が形成されている。半導体素子層とこれを支持する配線基板及び導電ビア絶縁基板とを一括して積層し、切断することにより、従来のパッケージを積層する技術より少ない工程数で製造することが可能になる。

【0021】次に、図8を参照して第4の実施例を説明する。図8は、半導体装置の断面図である。この実施例では図7に示す第3の実施例と同じ半導体装置に処理を施している。この半導体装置は、半導体素子25を搭載する複数の配線基板50と、配線基板50に搭載された50

半導体案子25を収容する空間、チップキャビティ部32を備えた複数の導電ビア積層板40とを具備し、これら導電ビア積層板40と配線基板50とを交互に積層することにより、半導体素子の積層構造を実現している。この実施例では半導体素子25は、例えば、4個積層されて積層体が構成される。この積層体の上下にはチップキャビティ部が形成されていない導電ビア積層板40a、40bに挟まれて半導体素子25が密閉されるようになっている。

【0022】この積層体には、各半導体素子25に配線を介して接続される接続電極31が積層体のピア内部に形成されている。接続線31は、グランド(GND)線に繋がる接続電極31a、信号線に繋がる接続電極31b、31cから構成されている。さらに、上層及び下層の導電ピア積層板40a、40bには、アルミニウムや銅などの金属膜33が形成されている。金属膜は、例えば、スパッタリング法により形成したり、金属箔から形成される。この金属膜33は、グランド線に繋がる接続電極31aに電気的に接続され、信号線に繋がる接続電極31b、31cとは非接触の状態にある。金属膜33は、グランド線に接続することによりシールド効果を有するようになる。金属膜の材料や厚さ、接続電極の材料や幅などを適宜調整することによりこの効果を調整できる。

【0023】次に、図9を参照して第5の実施例を説明 する。図9は、半導体装置及びこの半導体装置に組み込 まれる半導体素子の断面図である。この実施例では図7 に示す第3の実施例と同じ半導体装置に処理を施してい る。この半導体装置は、半導体素子25を搭載する複数 の配線基板50と、配線基板50に搭載された半導体素 子25を収容する空間、チップキャピティ部32を備え た複数の導電ビア積層板40とを具備し、これら導電ビ ア積層板40と配線基板50とを交互に積層することに より、半導体素子の積層構造を実現している。この実施 例では半導体素子25は、例えば、4個積層されて積層 体が構成される。この積層体の上下にはチップキャピテ ィ部が形成されていない導電ビア積層板40a、40b に挟まれて半導体素子25が密閉されるようになってい る。この半導体装置に用いられる半導体素子25は、シ リコンチップa、b、C、Dをそれぞれに取り付けた接 統電極であるパンプ34を介して順次積層されて構成さ れている。この実施例では第1乃至第4の実施例の半導 体装置よりもさらに多層にすることが可能でありしかも 薄い積層パッケージを得ることができる。

[0024]

【発明の効果】本発明は、以上の構成により、薄い積層型パッケージを有する半導体装置を得ることができる。また、積層型パッケージは、その上下を導電ビア絶縁基板により挟まれているので、半導体素子に対する密閉性を高くすることができる。また、導電ビア絶縁基板に形

成されているチップキャビティ部には半導体素子が収容されているが、チップキャビティ部の厚さ及び面積は半導体素子より小さいのでこの中に半導体素子が収容されても半導体素子とチップキャビティ部の内壁との間には空間が形成されている。したがって、半導体装置に外力が加わっても発生する応力を吸収することが可能になる。さらに、この空間には導電ビア絶縁基板と配線基板とを接合する接着材が充填され、とくにシリコン樹脂などの軟性の接着材を用いた場合に、応力の吸収が可能になるとともに密封性が向上して半導体装置の耐湿性が向上する。また、半導体素子層とこれを支持する配線基板及び導電ビア絶縁基板とを一括して積層し、切断することにより、従来のパッケージを積層する技術より少ない工程数で製造することが可能になる。

【図面の簡単な説明】

【図1】第1の実施例の半導体装置及び導電ピア絶縁基板の斜視図。

【図2】第2の実施例の導電ビア絶縁基板の断面図。

【図3】第2の実施例の配線基板の断面図。

【図4】第2の実施例の半導体装置の製造工程断面図。

【図5】第2の実施例の半導体装置の製造工程断面図。

【図6】第3の実施例の半導体装置の製造工程断面図。

【図7】第3の実施例の半導体装置の製造工程断面図。

【図8】第4の実施例の半導体装置の断面図。


【図9】第5の実施例の半導体装置及び半導体素子の断面図。

【符号の説明】

1、6、21、26・・・絶縁板、 2、7、31、3 1a、31b、31c・・・接続電極、 23、37・・・ランド、 4、24・・・接着材、 5、25・・・半導体素子、 8, 16, 28. ・・配線、9・・・アンダーフィル樹脂、 ・・外部端子、 11・・・接続端子(はんだボー 12、32・・・チップキャビティ部、 13・・・ピア、 14・・・マスク、 20, 20a, 20b, 40, 40a, 40 b・・・導電ビア絶縁基板、 25a、25b、25 c、25d・・・シリコンチップ、 30.50 .. ・配線基板、 33・・・スルーホール。


【図1】

[図2]




20


【図4】



【図5】


【図6】






[図7]

【図8】





[図9]

